Аппаратные интерфейсы ПК


Микросхемы асинхронных приемопередатчиков - часть 7


В не FIFO-режиме всегда 0.

¦     Бит 6 — TEMPT (Transmitter Empty Status) — регистр передатчика пуст (нет данных для передачи ни в сдвиговом регистре, ни в буферных регистрах THR или FIFO).

¦     Бит 5 — THRE (Transmitter Holding Register Empty) — регистр передатчика готов принять байт для передачи. В режиме FIFO указывает на отсутствие сим­волов в FIFO-буфере передачи. Может являться источником прерывания.

¦     Бит 4 — BD (Break Detected) — индикатор обрыва линии (вход приемника на­ходится в состоянии 0 не менее чем время посылки символа).

¦     Бит 3 — F E (Framing Error) — ошибка кадра (неверный стоп-бит).

¦     Бит 2 — РЕ (Parity Error) — ошибка контрольного бита (паритета или фикси­рованного).


68________________________ Глава 2. Последовательный интерфейс — СОМ-порт

¦     Бит 1 — ОЕ (Overrun Error) — переполнение (потеря символа). Если прием

очередного символа начинается до того, как предыдущий выгружен из сдвига­

ющего регистра в буферный регистр или в регистр FIFO, прежний символ в

сдвигающем регистре теряется.

¦     Бит 0 — DR (Receiver Data Ready) — принятые данные готовы (в DHR или FIFO- буфере). Сброс — чтением приемника.

Индикаторы ошибок — биты [4:1] — сбрасываются после чтения регистра LSR. В режиме FIFO признаки ошибок хранятся в FIFO-буфере вместе с каждым сим­волом. В регистре они устанавливаются (и вызывают прерывание) в тот момент, когда символ, принятый с ошибкой, находится на вершине FIFO (первый в очере­ди на считывание). В случае обрыва линии в FIFO заносится только один «обрыв­ной» символ, и UART ждет восстановления и последующего старт-бита.

MSR —регистр состояния модема. Ниже описано назначение бит регистра MSR:

¦   Бит 7 — DCD (Data Carrier Detect) — состояние линии DCD:

•       0 — активна (-V);

•       1 — пассивна (+V).




Начало  Назад  Вперед



Книжный магазин